技术之美 三星3D立体闪存V-NAND是如何堆叠起来的?

三星已经连续推出了两代3D立体堆叠的V-NANDSSD/" target="_blank" class="relatedlink">闪存，业内独一无二，那么三星究竟是怎么做到的呢？要知道，在微观半导体层面，立体堆叠可不是搭积木。

虽然三星之前也公布过大量V-NAND的技术资料，但都是表层的，ChipWorks则带我们进入了底层。

闪存技术可以追溯到1971年，此后长达35年的时间里一直都在使用浮动栅极，后来换成了电荷捕获，而三星没有做本质上的变革，主要是将存储电荷的氮化硅层(也叫做SONOS单元——Si/SiO/SiN/SiO/Si)给立了起来，使用多晶硅圆柱体作为衬底，将其他层环绕在这个中心圆柱上。

字线(wordline)就成了水平层，位线(bitline)连接在多晶硅圆柱体的顶部，选择栅极通过顶部和地步的导电层形成。

三星说是用钨取代了金属栅极，24个字线层、2个虚拟字线层、2个开关栅极一共28层。

图中还可以看到一个阻隔层(blocking layer)，位于金属栅极和氮化硅之间，表明电容耦合层至少使用了高K电介质，而不是传统的氧化物。

V-NAND之类的立体堆叠最大挑战就是如何蚀刻各种不同的层、为氮化硅圆柱通道蚀刻孔洞、分割字线的开槽、下达字线的穿孔……事实上，整个堆叠就是巨大的、无数的蚀刻问题。

但是现在既然有了第二代成品，说明三星已经解决了这些麻烦。

接下来就往芯片里边看吧。

这是V-NAND的裸片照片，似乎没什么很特殊的，但是注意左侧。

这是裸片上的标记：末尾的A代表第二代，DG通常代表容量128Gb，不过这里是大约86Gb(128GB固态硬盘里有12个这种裸片)。

三星在国际固态电路会议上描述的是一个128Gb裸片，面积约133平方毫米，而这里的面积只有85平方毫米，也就是存储密度从0.96Gb/mm²提高到了0.99Gb/mm²。

接下来通过扫描电子显微镜，观察一下侧面，更能看出立体堆叠的精妙。

这张图似乎看不到任何字线层的穿孔。

放大一些，看左边，就是堆叠阵列。字线中间填充的是钨(白条)。

继续放大，可以清楚地看到位线。数一数共有38个堆叠层，包括32个字线、4个虚拟字线、顶部和底部的开关晶体管。

材料分析还在进行中，猜测三个互联层分别是钨、铜、铝，就像三星其他很多存储芯片。